發(fā)布時(shí)間：2020-12-14 11:38

　　隨著信息社會(huì)快速發(fā)展,人們對(duì)智能設(shè)備無(wú)論是外觀設(shè)計(jì)還是性能應(yīng)用上的需求與依賴(lài)都在不斷提高。這些智能設(shè)備的核心則是基于半導(dǎo)體技術(shù)的微電子芯片。ITRS半導(dǎo)體技術(shù)藍(lán)圖2.0報(bào)告預(yù)測(cè)2021年最小晶體管尺寸將不再縮小,芯片層面集成與先進(jìn)封裝被認(rèn)為是延續(xù)突破摩爾定律的關(guān)鍵路徑,其中扇出型圓片級(jí)封裝（Fan-Out Wafer Level Package,簡(jiǎn)稱(chēng)“FOWLP”）為先進(jìn)封裝的典型代表。根據(jù)國(guó)內(nèi)外扇出型圓片級(jí)封裝技術(shù)最新進(jìn)展,本文提出了內(nèi)嵌硅轉(zhuǎn)接板技術(shù),設(shè)計(jì)了面向不同應(yīng)用的內(nèi)嵌硅轉(zhuǎn)接板實(shí)現(xiàn)扇出型圓片級(jí)封裝疊層,該內(nèi)嵌轉(zhuǎn)接板襯底上含有數(shù)個(gè)凹坑結(jié)構(gòu),凹坑側(cè)壁具有金屬布線層,凹坑底部具有垂直貫穿襯底的電互連結(jié)構(gòu),兩者結(jié)合實(shí)現(xiàn)貫穿內(nèi)嵌硅轉(zhuǎn)接板兩個(gè)表面的電互連;微電子芯片通過(guò)正面貼裝或倒裝焊方式集成在凹坑底部,不同凹坑內(nèi)芯片之間可通過(guò)上表面重布線層實(shí)現(xiàn)電連接,基于此種內(nèi)嵌硅轉(zhuǎn)接板疊層結(jié)構(gòu)實(shí)現(xiàn)了扇出型圓片級(jí)3D封裝。本文主要研究?jī)?nèi)容如下:（1）針對(duì)低頻數(shù)字IC扇出型圓片級(jí)封裝應(yīng)用,提出了 一種以低阻硅柱為電互連的內(nèi)嵌硅轉(zhuǎn)接板設(shè)計(jì)結(jié)構(gòu)。開(kāi)發(fā)了玻璃回流工藝和KOH濕法腐蝕工藝,在凹坑襯底上實(shí)現(xiàn)了低阻硅... 

【文章來(lái)源】：廈門(mén)大學(xué)福建省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：78 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１－３封裝發(fā)展路線圖??

Ｆｏｃｕｓ?ｏｎ?ＦＯＷＬＰ?ａｎｄ?Ｅｍｂｅｄｄｅｄ?Ｄｉｅｓ??圖１－４圓片級(jí)封裝種類(lèi)??圖１－３是封裝技術(shù)發(fā)展路線圖。其中扇出型系統(tǒng)封裝（Ｆａｎ－Ｏｕｔ?Ｓｙｓｔｅｍ?ｉｎ??Ｐａｃｋａｇｅ，簡(jiǎn)稱(chēng)?“ＦＯ?ＳｉＰ”）、嵌入式系統(tǒng)集成封裝（Ｅｍｂｅｄｄｅｄ?Ｓｙｓｔｅｍ?ｉｎ?Ｐａｃｋａｇｅ，??簡(jiǎn)稱(chēng)?“ＥＳｉＰ”）扇出型封裝上封裝（Ｆａｎ－Ｏｕｔ?Ｐａｃｋａｇｅ?ｏｎ?Ｐａｃｋａｇｅ，簡(jiǎn)稱(chēng)?“ＦＯ?ＰｏＰ”）??等是先進(jìn)封裝的典型代表。２０１０年至２０２０年的低引腳數(shù)多功能型的封裝結(jié)構(gòu)主??要是ＦＯ?ＳｉＰ、ＦＯ?ＰｏＰ封裝結(jié)構(gòu)為前沿。其中系統(tǒng)級(jí)封裝（Ｓｙｓｔｅｍ?ｉｎ?Ｐａｃｋａｇｅ，??簡(jiǎn)稱(chēng)“ＳｉＰ”）是將？個(gè)或多個(gè)芯片或者無(wú)源器件（ｉｎｔｅｇｒａｔｅｄ?ｐａｓｓｉｖｅ?ｄｅｖｉｃｅ，簡(jiǎn)稱(chēng)??“ＩＰＤ”）封裝在一個(gè)結(jié)構(gòu)里。封裝上封裝（Ｐａｃｋａｇｅ?ｏｎ?Ｐａｃｋａｇｅ，簡(jiǎn)稱(chēng)“ＰｏＰ”）與??封裝內(nèi)封裝（Ｐａｃｋａｇｅ?ｉｎ?Ｐａｃｋａｇｅ，簡(jiǎn)稱(chēng)“ＰｉＰ”）是在原先的封裝基礎(chǔ)上通過(guò)倒裝??焊接方式（Ｆｌｉｐ－Ｃｈｉｐ，簡(jiǎn)稱(chēng)“ＦＣ”）或者引線鍵合將兩個(gè)或多個(gè)芯片封裝最后形??成器件。ＰｏＰ與ＰｉＰ主要區(qū)別是芯片之間封裝方式的不同

Ｗａｆｅｒ?Ｌｅｖｅｌ?Ｐａｃｋａｇｅ，簡(jiǎn)稱(chēng)?“ＩｎＦＯ?ＷＬＰ”）解決方案被用于?Ａｐｐｌｅ?（蘋(píng)果）ｉＰｈｏｎｅ??７?Ａ１０處理的封裝應(yīng)用上，Ａ１０處理器的最終性能達(dá)到Ａ９處理器兩倍，這一芯??片問(wèn)世更是將ＦＯ?ＷＬＰ推到了空前的高度，圖１－５是ＦＯ?ＷＬＰ市場(chǎng)預(yù)測(cè)圖，Ｆ０??ＷＬＰ每年市場(chǎng)需求逐年提升，預(yù)測(cè)２０１９年市場(chǎng)需求將達(dá)到２００億美元。??ＦＯ封裝技術(shù)解決了?Ｉ／Ｏ數(shù)問(wèn)題的同時(shí)還賦予靈活的設(shè)計(jì)空間，因此諸多扇??出型封裝結(jié)構(gòu)孕育而生，如臺(tái)積電的ＩｎＦＯ?ＷＬＰ和ＩｎＦＯ＿ＰｏＰ結(jié)構(gòu)、三星的ｅＰｏＰ??結(jié)構(gòu)，艾克爾的桂圓片集成扇出型技術(shù)（Ｓｉｌｉｃｏｎ?Ｗａｆｅｒ?ｉｎｔｅｇｒａｔｅｄ?Ｆａｎ－Ｏｕｔ??Ｔｅｃｈｎｏｌｏｇｙ，簡(jiǎn)稱(chēng)?“ＳＷＩＦＴ”）結(jié)構(gòu)。??１．１．２扇出型圓片級(jí)封裝技術(shù)的國(guó)內(nèi)外研究現(xiàn)狀??２００６年，英飛凌公司首次提出內(nèi)嵌圓片級(jí)封裝（ｅｍｂｅｄｄｅｄ?Ｗａｆｅｒ?Ｌｅｖｅｌ?Ｂａｌｌ??Ｇｒｉｄ?Ａｒｒａｙ，“ＥＷＬＢ”）技術(shù)［３］解決了?Ｉ／Ｏ扇出型問(wèn)題，如圖１－６所示。即將制作好??的硅圓片進(jìn)行測(cè)試、掩膜和切割分離。將這些測(cè)試完好的裸硅芯片正面朝下放置??在載體系統(tǒng)上

【參考文獻(xiàn)】：
期刊論文
[1]Chaboche隨動(dòng)硬化模型參數(shù)確定及棘輪效應(yīng)[J]. 姜金朋,陳濤,金平,王玨.  北京航空航天大學(xué)學(xué)報(bào). 2014(10)
[2]TMAH+Triton中Si濕法腐蝕機(jī)理研究現(xiàn)狀[J]. 姚明秋,蘇偉,唐彬,王芳.  微納電子技術(shù). 2014(06)
[3]KOH各向異性腐蝕中預(yù)處理對(duì)硅表面粗糙度的影響[J]. 夏偉鋒,馮飛,王權(quán),熊斌,戈肖鴻.  半導(dǎo)體光電. 2010(04)
[4]硼硅玻璃與硅陽(yáng)極鍵合機(jī)理及其界面微觀結(jié)構(gòu)分析[J]. 秦會(huì)峰,楊立強(qiáng),孟慶森.  兵器材料科學(xué)與工程. 2009(01)
[5]超聲技術(shù)在硅濕法腐蝕中的應(yīng)用[J]. 曾毅波,王凌云,谷丹丹,孫道恒.  光學(xué)精密工程. 2009(01)
[6]TMAH腐蝕液制作硅微結(jié)構(gòu)的研究[J]. 張建輝,李偉東,萬(wàn)紅,吳學(xué)忠.  傳感技術(shù)學(xué)報(bào). 2006(03)
[7]用于MEMS的硅濕法深槽刻蝕技術(shù)研究[J]. 張正元,徐世六,劉玉奎,楊國(guó)渝,稅國(guó)華.  微電子學(xué). 2004(05)
[8]TMAH單晶硅腐蝕特性研究[J]. 鄧俊泳,馮勇建.  微納電子技術(shù). 2003(12)
[9]Si基片各向異性腐蝕特性研究[J]. 姜?jiǎng)倭?曾亦可,劉少波,劉梅冬.  華中科技大學(xué)學(xué)報(bào)(自然科學(xué)版). 2003(10)
[10]使用超聲攪拌實(shí)現(xiàn)精密KOH各向異性體硅腐蝕[J]. 陳兢,劉理天,李志堅(jiān),譚智敏,蔣前哨,方華軍,徐揚(yáng),劉燕翔.  半導(dǎo)體學(xué)報(bào). 2002(04)

碩士論文
[1]應(yīng)力狀態(tài)與斷裂應(yīng)變關(guān)系—純銅材料試驗(yàn)與數(shù)值計(jì)算分析[D]. 蔡德良.廣西大學(xué) 2016



本文編號(hào)：2916348