發(fā)布時間：2020-12-05 03:05

　　當(dāng)今數(shù)字設(shè)計的硅片中,有很大比例的面積用于存儲芯片。今天高性能微處理器中一半以上的晶體管用于高速緩存(cache),并且預(yù)計這一比例還會進(jìn)一步提高。近年來,靜態(tài)隨機(jī)存儲器(SRAM)的低功耗和快速的數(shù)據(jù)存取的特點(diǎn)使其發(fā)展勢頭強(qiáng)勁,現(xiàn)已廣泛用于多媒體技術(shù)、視頻信號壓縮/解壓、電視傳輸、數(shù)字衛(wèi)星系統(tǒng)等高新技術(shù)方面。目前,高速低功耗SRAM的研究成為數(shù)字集成電路領(lǐng)域中的研究熱點(diǎn)之一。存儲單元是存儲器的核心部分,結(jié)構(gòu)相對固定,其性能往往由現(xiàn)有的工藝水平?jīng)Q定。所以在靜態(tài)存儲器的設(shè)計過程中,更多的是注重對譯碼器、靈敏放大器等外圍電路的優(yōu)化來提高存儲器的性能。本文在分析了SRAM整體結(jié)構(gòu)的基礎(chǔ)上,對SRAM的外圍電路進(jìn)行了設(shè)計。首先,本文提出了一種針對于深亞微米條件下驅(qū)動固定長度互連導(dǎo)線的經(jīng)驗(yàn)設(shè)計方法。仿真結(jié)果表明使用此設(shè)計方法,在保證了譯碼電路設(shè)計速度的前提條件下,譯碼電路功耗縮小30 %以上,版圖面積也大大的縮小。其次,對比分析了幾種不同的靈敏放大器結(jié)構(gòu),總結(jié)了它們之間的優(yōu)缺點(diǎn)之后,設(shè)計出高速低功耗的SRAM靈敏放大器。最后,本文所設(shè)計的外圍電路應(yīng)用于某256K×1的SRAM中,通過整體仿真分析... 

【文章來源】：江南大學(xué)江蘇省 211工程院校 教育部直屬院校

【文章頁數(shù)】：63 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 課題的來源及意義
    1.2 半導(dǎo)體存儲器的特點(diǎn)及分類
    1.3 SRAM 的發(fā)展趨勢
    1.4 本論文的主要工作
第二章 SRAM 整體結(jié)構(gòu)以及單元電路的研究
    2.1 SRAM 的整體結(jié)構(gòu)
        2.1.1 存儲單元陣列
        2.1.2 外圍電路
    2.2 SRAM 的陣列結(jié)構(gòu)
    2.3 SRAM 單元的工作原理
    2.4 SRAM 單元設(shè)計所注意的問題
    2.5 小結(jié)
第三章 譯碼電路的研究和設(shè)計
    3.1 譯碼電路工作原理
    3.2 預(yù)譯碼設(shè)計
    3.3 譯碼電路的優(yōu)化設(shè)計方法
        3.3.1 邏輯門驅(qū)動長互連線模型
        3.3.2 CMOS 邏輯門鏈的設(shè)計方法
        3.3.3 存在固定長互連導(dǎo)線CMOS 邏輯鏈優(yōu)化設(shè)計方法
        3.3.4 邏輯鏈優(yōu)化設(shè)計方法在SRAM 譯碼器中的使用
    3.4 實(shí)際譯碼器的設(shè)計
    3.5 小結(jié)
第四章 靈敏放大器的設(shè)計
    4.1 靈敏放大器概述
    4.2 靈敏放大器的分類
        4.2.1 運(yùn)放型靈敏放大器
        4.2.2 交叉耦合型靈敏放大器
        4.2.3 鎖存器型靈敏放大器
        4.2.4 三種結(jié)構(gòu)靈敏放大器比較
    4.3 實(shí)際靈敏放大器的設(shè)計
    4.4 小結(jié)
第五章 其它外圍電路的設(shè)計
    5.1 控制電路設(shè)計
    5.2 位線結(jié)構(gòu)
    5.3 ATD 電路的設(shè)計
    5.4 電源管理電路的設(shè)計
    5.5 I/O 控制和輸入保護(hù)電路
    5.6 小結(jié)
第六章 總體設(shè)計與仿真
    6.1 256K×1 的SRAM 總體電路
    6.2 仿真過程
    6.3 小結(jié)
第七章 結(jié)束語
參考文獻(xiàn)
攻讀碩士學(xué)位期間公開發(fā)表的論文
致謝



本文編號：2898752