發(fā)布時(shí)間：2024-05-27 01:17

　　近年來(lái),物聯(lián)網(wǎng)概念被提出并且得到迅速推廣。這既得益于經(jīng)濟(jì)社會(huì)日益發(fā)展為其提供了廣闊的發(fā)展空間,更主要的是微電子集成電路技術(shù)的快速發(fā)展為其提供了有效的技術(shù)支持。然而,物聯(lián)網(wǎng)的發(fā)展也對(duì)集成電路的性能提出了更高的要求,特別是在嵌入式存儲(chǔ)領(lǐng)域。傳統(tǒng)的嵌入式存儲(chǔ)器在按比例縮小、存儲(chǔ)單元尺寸、速度、功耗和芯片面積等方面越來(lái)越難以適應(yīng)物聯(lián)網(wǎng)的發(fā)展需求。 新一代嵌入式存儲(chǔ)器的研究方向歸納起來(lái)主要分為兩類：嵌入式非揮發(fā)存儲(chǔ)器和嵌入式揮發(fā)性存儲(chǔ)器,嵌入式非揮發(fā)存儲(chǔ)器又分為高速和低功耗兩個(gè)應(yīng)用方向。這幾類存儲(chǔ)器分別針對(duì)了不同的應(yīng)用場(chǎng)合,且均有很強(qiáng)的應(yīng)用前景。 對(duì)于新興的新型存儲(chǔ)器的研究,一方面主要是對(duì)于存儲(chǔ)單元,存儲(chǔ)結(jié)構(gòu)和存儲(chǔ)介質(zhì)的研發(fā)和改進(jìn),另一方面,則是對(duì)應(yīng)于不同的工作條件和存儲(chǔ)特性,設(shè)計(jì)符合實(shí)際應(yīng)用需求的存儲(chǔ)器工作電路,在實(shí)現(xiàn)基本讀寫(xiě)功能的基礎(chǔ)上進(jìn)一步實(shí)現(xiàn)存儲(chǔ)器的高速、低功耗、高密度等特性。 本論文以嵌入式存儲(chǔ)的電路設(shè)計(jì)為中心思想,針對(duì)實(shí)驗(yàn)室內(nèi)部現(xiàn)階段研究的存儲(chǔ)方向,提出了三套電源方案,分別適用于高速阻變存儲(chǔ)器,低功耗阻變存儲(chǔ)器以及嵌入式動(dòng)態(tài)存儲(chǔ)器。除此之外,對(duì)于嵌入式動(dòng)態(tài)存儲(chǔ)器的高速需求,本論文設(shè)計(jì)...

【文章頁(yè)數(shù)】：84 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖1.1—嵌入式存儲(chǔ)器在SOC中所占面積的比重l’】圖1.1中可以看到，嵌入式存儲(chǔ)器在SOC的面積比重逐年增加，由1999年平均20%的芯片面積上升到2007年60一70%乃至2014年的90%的面積

199920022005200820112014圖1.1—嵌入式存儲(chǔ)器在SOC中所占面積的比重l’】圖1.1中可以看到，嵌入式存儲(chǔ)器在SOC的面積比重逐年增加，由1999年平均20%的芯片面積上升到2007年60一70%乃至2014年的90%的面積。由此可見(jiàn)，嵌入式存儲(chǔ)器性能的優(yōu)....

圖2.1阻變存儲(chǔ)器的結(jié)構(gòu)和I一V特性曲線

VO找age漢)圖2.1阻變存儲(chǔ)器的結(jié)構(gòu)和I一V特性曲線圖2.1顯示了采用基于CuxO的阻變存儲(chǔ)器的I一V特性曲線，通過(guò)采用電壓掃描的辦法，先正向從OV掃描到4V，再負(fù)向從OV掃掐到一1.5V，這里的對(duì)最大電流的限流則由選通Mos管的柵電壓vg決定。首先觀察從ov一4v開(kāi)始掃描時(shí)....

圖2.3RRAM疲勞特性151

圖2.2RRA五4。n態(tài)和。ff態(tài)電流分布151圖2.3RRAM疲勞特性151最基本的阻變存儲(chǔ)器的存儲(chǔ)單元由一個(gè)選通晶體管和一個(gè)存儲(chǔ)電阻組成的ITIR結(jié)構(gòu)，如圖2.4所示。選通管的漏端和存儲(chǔ)電阻的一端相連接，存儲(chǔ)電阻的另一端連到位線(bit一hne)上，選通管的柵端連接到字線(w....

圖2.5高速阻變存儲(chǔ)器內(nèi)的模塊框架設(shè)計(jì)

}圖2.5高速阻變存儲(chǔ)器內(nèi)的模塊框架設(shè)計(jì)如圖2.5所示，整個(gè)設(shè)計(jì)由幾大重要模塊組成:1.存儲(chǔ)陣列:有眾多的存儲(chǔ)單元行列排列而成，為不同存儲(chǔ)器的主要差異所在。這部分的具體工藝和存儲(chǔ)單元結(jié)構(gòu)的設(shè)計(jì)決定了整個(gè)芯片的關(guān)鍵性能和總體面積。11

本文編號(hào)：3982566