發(fā)布時(shí)間：2024-06-01 06:05

　　主流異構(gòu)并行編程方法如CUDA和OpenCL,其編程抽象層次低,編程接口靠近底層,無(wú)法為用戶屏蔽底層硬件和運(yùn)行時(shí)細(xì)節(jié),導(dǎo)致編程邏輯復(fù)雜,編程困難易錯(cuò).同時(shí)應(yīng)用性能綁定于底層運(yùn)行時(shí)環(huán)境,在硬件架構(gòu)變化時(shí)需要根據(jù)硬件特征進(jìn)行針對(duì)性改動(dòng)和優(yōu)化,無(wú)法保證上層應(yīng)用的統(tǒng)一.為了簡(jiǎn)化異構(gòu)并行編程,提高編程效率,實(shí)現(xiàn)上層應(yīng)用的統(tǒng)一和跨平臺(tái),本文提出了一種面向異構(gòu)眾核系統(tǒng)的高層統(tǒng)一并行編程架構(gòu)UPPA(Unified Parallel Programming Architecture).架構(gòu)中首先提出了數(shù)據(jù)關(guān)聯(lián)計(jì)算編程模型,實(shí)現(xiàn)了不同層級(jí)不同模式并行性的統(tǒng)一描述,簡(jiǎn)化了異構(gòu)并行編程邏輯,提供了高層統(tǒng)一的并行編程抽象;繼而設(shè)計(jì)了數(shù)據(jù)關(guān)聯(lián)計(jì)算描述語(yǔ)言為用戶提供簡(jiǎn)便易用的統(tǒng)一編程接口,通過(guò)高層語(yǔ)義結(jié)構(gòu)保留了應(yīng)用的并行特征,可以指導(dǎo)編譯和運(yùn)行時(shí)系統(tǒng)實(shí)現(xiàn)向不同硬件架構(gòu)的自動(dòng)映射,保證了上層應(yīng)用的統(tǒng)一,并采用C語(yǔ)言兼容的語(yǔ)法提供針對(duì)高層語(yǔ)義結(jié)構(gòu)的語(yǔ)言擴(kuò)展,保證編程接口的易學(xué)易用;最后提供了基于OpenCL的編譯和運(yùn)行時(shí)原型系統(tǒng),以O(shè)penCL為中間語(yǔ)言實(shí)現(xiàn)了高層應(yīng)用在不同異構(gòu)系統(tǒng)上的執(zhí)行,提供了良好的跨平臺(tái)特性.我...

【文章頁(yè)數(shù)】：20 頁(yè)

【文章目錄】：
1 引言
2 相關(guān)工作
3 高層統(tǒng)一的并行編程抽象
    3.1 數(shù)據(jù)關(guān)聯(lián)計(jì)算編程模型
    3.2 運(yùn)行時(shí)無(wú)關(guān)的統(tǒng)一并行表達(dá)
    3.3 編程模型應(yīng)用示例
4 統(tǒng)一的并行編程接口
    4.1 數(shù)據(jù)
    4.2 計(jì)算
    4.3 關(guān)聯(lián)結(jié)構(gòu)
    4.4 數(shù)據(jù)關(guān)聯(lián)計(jì)算表達(dá)式
    4.5 矩陣相乘實(shí)現(xiàn)示例
5 跨平臺(tái)的編譯與運(yùn)行時(shí)原型系統(tǒng)
    5.1 運(yùn)行時(shí)接口
    5.2 編譯過(guò)程
        5.2.1 內(nèi)核生成
        5.2.2 主機(jī)端文件生成
    5.3 執(zhí)行管理
        5.3.1 線程映射
        5.3.2 數(shù)據(jù)管理
        5.3.3 同步操作
6 實(shí)驗(yàn)測(cè)試
    6.1 基于數(shù)據(jù)關(guān)聯(lián)計(jì)算方法的測(cè)試用例重構(gòu)
        (1)SGEMM
        (2)SpMV
        (3)Stencil
        (4)Histo
        (5)BFS
        (6)NN
        (7)Kmeans
    6.2 代碼量對(duì)比
    6.3 跨平臺(tái)可移植性分析
7 結(jié)論與未來(lái)工作
Background



本文編號(hào)：3985530