發(fā)布時(shí)間：2024-07-08 22:45

　　在目前的高密度以太網(wǎng)控制器芯片中，幾乎所有的商用芯片在其系統(tǒng)側(cè)都采用了POS-PHY Level 4(PL4)接口協(xié)議。本文正是在研究該接口協(xié)議標(biāo)準(zhǔn)的基礎(chǔ)上，對(duì)高密度千兆以太網(wǎng)線路接口板的功能要求情況進(jìn)行了研究，主要給出了支持鏈路層PL4標(biāo)準(zhǔn)接口的接收和發(fā)送側(cè)設(shè)計(jì)方案，并對(duì)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)進(jìn)行了詳細(xì)的分析和闡述。 本文所作的主要工作如下： 1．在輸入和輸出鏈路控制FPGA的設(shè)計(jì)中，提出了一種數(shù)據(jù)位寬可配置的對(duì)角交叉校驗(yàn)編碼的算法，解決了在FPGA中實(shí)現(xiàn)PL4接口的關(guān)鍵難題。 2．通過建立高密度千兆以太網(wǎng)線路接口的排隊(duì)模型，分析了PL4接口收發(fā)端排隊(duì)模型中緩存隊(duì)列的容量需求和調(diào)度機(jī)的調(diào)度策略，并對(duì)基于分組的調(diào)度和基于分片的調(diào)度進(jìn)行了比較分析。 3．在PL4接口接收側(cè)鏈路中，通過分析差額加權(quán)輪詢(DWRR)的整包調(diào)度機(jī)制，給出了各個(gè)接口間帶寬分配的公平性問題解決方法；而在PL4接口發(fā)送側(cè)鏈路，提出了聯(lián)合雙向隊(duì)列門限(CBQT)的分片輪詢調(diào)度機(jī)制，它可以在提高緩存資源的利用率的同時(shí)，降低數(shù)據(jù)突發(fā)時(shí)的丟包率。 4．分析了調(diào)度機(jī)的電路實(shí)現(xiàn)，給出了一...

【文章頁數(shù)】：53 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖12變長分組的WRR排隊(duì)調(diào)度模型

為各個(gè)隊(duì)列分配相應(yīng)的服務(wù)帶寬。WRR對(duì)定長分組具有良好的帶寬保證能力，對(duì)變長分組不能準(zhǔn)確分配帶寬。如果一個(gè)服務(wù)隊(duì)列中的分組平均分組大小比另外一個(gè)服務(wù)隊(duì)列的大，那么這個(gè)平均分組大的隊(duì)列將占有比另外一個(gè)隊(duì)列更大的輸出帶寬120】。如圖12所示，假設(shè)調(diào)度機(jī)為四個(gè)隊(duì)列服務(wù)，分配給每個(gè)隊(duì)列....

圖3110端口千兆以太網(wǎng)線路接口硬件實(shí)物圖

單板啟動(dòng)令F內(nèi)A載入亨配里P心38已下發(fā)月試協(xié)議包，接收翻試協(xié)議包自植結(jié)束圖30硬件系統(tǒng)的白檢流程給出了經(jīng)過調(diào)試和測(cè)試的基于PL4標(biāo)準(zhǔn)的10端口千兆以太網(wǎng)線

圖32系統(tǒng)測(cè)試結(jié)果

5.2接口側(cè)試我們分別以IPv4、IPv6和IPv4與IPv6混合包為數(shù)據(jù)源，使用一臺(tái)SPireni網(wǎng)絡(luò)測(cè)試儀對(duì)10端口千兆以太網(wǎng)線路接口進(jìn)行了測(cè)試。圖32(a)中測(cè)試數(shù)據(jù)源為IPv4包，圖32(b)中測(cè)試數(shù)據(jù)源為，v6包，圖32(c)中測(cè)試數(shù)據(jù)源為IPv4和IPv6混合包。測(cè)試....

本文編號(hào)：4003990