發(fā)布時間：2024-11-02 18:53

　　隨著科技的快速發(fā)展,對集成電路芯片性能的要求也越來越高,然而目前主流存儲器性能的提升跟不上主流CPU（Central Processing Unit）的性能提升速度,制約了芯片的整體速度水平。SRAM（Static Random-Access Memory）作為主流高速緩存,對其進行研究有助于消除兩者差距。本文從實際應用出發(fā),分別在存儲單元、譯碼電路以及靈敏放大器三個方面對高速SRAM進行研究。對存儲單元尺寸進行研究,分析了不同單元比和上拉比對存儲單元性能的影響。對譯碼電路進行研究,利用實驗設計方法證明了3/3兩級譯碼作為此次譯碼方式的優(yōu)越性,并通過邏輯努力優(yōu)化方法,對譯碼電路各級尺寸進一步優(yōu)化,顯著提升了譯碼效率。對SA（Sense Amplifier）使能產(chǎn)生方式進行研究,針對因設計裕量不足或過大引起的放大失敗或是高能耗問題,提出了一款結(jié)合復制存儲單元模擬位線和字線延時和具有反饋結(jié)構(gòu)的新型SA,使SA在最佳時刻開啟和關(guān)閉,有效的提升了SRAM的穩(wěn)定性和放大效率。本文主要成果如下:（1）針對存儲單元設計存在的讀寫失敗問題,通過Cadence公司的Virtuoso軟件搭建實驗電路,分析了...

【文章頁數(shù)】：84 頁

【學位級別】：碩士

【部分圖文】：

圖1.1CPU與存儲器發(fā)展不協(xié)調(diào)所產(chǎn)生的存儲墻現(xiàn)象示意圖C(SystemonChip)作為更優(yōu)的芯片設計方案，已被廣大芯作為SOC的一個重要組成部分[2],它在SOC中所占比重出，SRAM在SOC中所占的比重在逐年增大，從1999%，增長了近五成。隨著....

西安電子科技大學碩士學位論文2圖1.2歷年來SRAM占SOC面積比重圖1.2國內(nèi)外研究現(xiàn)狀在一個完整的集成電路產(chǎn)品中，無論是子芯片之間的信息交互還是對數(shù)據(jù)的存儲，都離不開存儲器。自存儲器誕生之日起，人們就從未停止過對存儲領(lǐng)域的探索。而國內(nèi)外研究者主要針對SRAM....

圖1.3DG-MOSFET結(jié)構(gòu)圖年Synopsys公司的VinayKumar，RavindraKumarShrivastava以adaliya三人共同提出了一種基于7nmFin-FET工藝，使用溫控、高密度、低最小工作電壓的六管SRAM存儲單元[7....

圖1.3DG-MOSFET結(jié)構(gòu)圖2018年Synopsys公司的VinayKumar，RavindraKumarShrivastava以及MadhavMansukhPadaliya三人共同提出了一種基于7nmFin-FET工藝，使用溫控讀輔助電路....

本文編號：4009977