發(fā)布時間：2024-12-22 03:13

　　以超大規(guī)模集成電路芯片晶體管數(shù)量持續(xù)增長為物質(zhì)基礎(chǔ),單芯片多核處理器以可擴展性好、設(shè)計復(fù)雜度低、性能功耗比高等優(yōu)點,成為當前單芯片處理器體系結(jié)構(gòu)發(fā)展的主流。單芯片多核處理器分為同構(gòu)多核處理器和異構(gòu)多核處理器兩種。無論是同構(gòu)還是異構(gòu)多核處理器,在計算性能迅速提升的同時,也帶來了多核存儲層次多、共享cache競爭和存儲帶寬受限等技術(shù)挑戰(zhàn)。圍繞這些多核存儲問題,本文主要針對不規(guī)則存儲訪問應(yīng)用開展算法層次的存儲優(yōu)化技術(shù)研究、面向不規(guī)則存儲訪問應(yīng)用和在線事務(wù)處理應(yīng)用開展了多核共享cache體系結(jié)構(gòu)優(yōu)化技術(shù)研究、面向帶寬優(yōu)化的存儲控制器調(diào)度算法研究。 本文在算法級存儲優(yōu)化方面,首先分析了密集不規(guī)則矩陣和稀疏不規(guī)則矩陣運算的訪存特征,建立了帶優(yōu)先級的重用數(shù)據(jù)訪存模型。再結(jié)合異構(gòu)多核處理器的存儲層次性能特點,提出了減少中間臨時結(jié)果傳輸、矩陣分塊并行計算、多buffer實現(xiàn)計算與數(shù)據(jù)傳輸重疊、循環(huán)展開隱藏片內(nèi)存儲訪問延時、改變數(shù)據(jù)存放格式減少控制開銷和通用處理器核PPE與計算處理器核SPE并行計算提高程序并行性和訪存帶寬利用率等6種適合不規(guī)則矩陣在異構(gòu)多核處理器上的存儲優(yōu)化技術(shù)。最后,利用Cell ...

【文章頁數(shù)】：164 頁

【學位級別】：博士

【部分圖文】：

圖2.19加速比隨SPE數(shù)量變化曲線

國防科學技術(shù)大學研究生院博士學位論文128時的延時卻大于n’=96時的延時，重傳數(shù)據(jù)占用較多時間。)3-buffer，不同SPE個數(shù)的性能比較分析01020304050607001234567SPE數(shù)量時間（秒）SPE平均執(zhí)行時間SPE計算時間SPE訪存....

圖 2.21 SPMV 執(zhí)行時間和總時間曲線

圖2.20不同下的性能3)各個優(yōu)化的結(jié)果圖2.21中，前4種優(yōu)化方法針對SPMV，所以總時間隨著SPMV的計算時間逐步減少。最后兩種方法則對SPMV的計算沒有作用，所以SPMV的計算時間沒有變化，但總時間仍在減少。

圖2.22加速比

圖3.4SPMV計算中各數(shù)據(jù)的cache特征

(d)10次計算各數(shù)據(jù)cache容量占用對比圖3.4SPMV計算中各數(shù)據(jù)的cache特征圖3.4所示，對12個來自UF的稀疏矩陣向量乘分別進行1次和10次現(xiàn)以下特征：陣A占用了大約90%的cache容量，向量p和r一起占了約....

本文編號：4019342