發(fā)布時間：2024-05-24 22:53

　　隨著人工智能應(yīng)用技術(shù)的快速發(fā)展,中央處理器和存儲電路之間大量的數(shù)據(jù)傳輸被公認為目前傳統(tǒng)的馮諾依曼計算機體系架構(gòu)中最大的瓶頸。深度神經(jīng)網(wǎng)絡(luò)作為目前在人工智能領(lǐng)域中應(yīng)用于圖像識別的最成功的算法之一,它需要對輸入數(shù)據(jù)和權(quán)重數(shù)據(jù)做大量的乘法和加法運算(Multiplication and Accumulation,MAC)。存內(nèi)計算(Computing-in-Memory,CIM)電路不僅可以支持存儲器電路所具有的一般讀寫操作,而且可以執(zhí)行多種運算操作,因而可以大大減少數(shù)據(jù)的搬移量,從而進一步提高系統(tǒng)的能耗效率。新型存儲器及存內(nèi)計算電路在高能效人工智能處理器、物聯(lián)網(wǎng)終端設(shè)備、智能家居和智慧城市系統(tǒng)中有著廣泛的應(yīng)用前景,值得不斷地深入研究。本文首先就存內(nèi)計算電路的發(fā)展由來和典型架構(gòu)進行了梳理分析,主要包含存儲器電路的分類和一般讀寫操作,馮諾依曼架構(gòu)的瓶頸分析,深度神經(jīng)網(wǎng)絡(luò)算法的概述,以及早期存內(nèi)計算研究工作的優(yōu)缺點。然后本文針對高能效存內(nèi)計算電路設(shè)計中的挑戰(zhàn),提出了基于分裂式字線6T靜態(tài)隨機存儲單元(dual split control,DSC6T)和雙生8T靜態(tài)隨機存儲單元(Twin 8T S...

【文章頁數(shù)】：118 頁

【學(xué)位級別】：博士

【部分圖文】：

圖1-1基于傳統(tǒng)馮諾依曼架構(gòu)的神經(jīng)網(wǎng)絡(luò)加速器設(shè)計

電子科技大學(xué)博士學(xué)位論文2的降低和由于工藝參數(shù)變化所帶來的非線性，運算誤差等問題。雖然這一架構(gòu)尚未完全成熟，但是其在能耗效率和面積開銷上所具有的市場應(yīng)用前景受到了來自工業(yè)界和學(xué)術(shù)界廣泛的關(guān)注。其中工業(yè)界的代表案例有臺積電提出的7nmSRAM-CIM[61]和IBM提出的基于相變存....

圖1-2基于存算一體架構(gòu)的神經(jīng)網(wǎng)絡(luò)加速器設(shè)計

電子科技大學(xué)博士學(xué)位論文2的降低和由于工藝參數(shù)變化所帶來的非線性，運算誤差等問題。雖然這一架構(gòu)尚未完全成熟，但是其在能耗效率和面積開銷上所具有的市場應(yīng)用前景受到了來自工業(yè)界和學(xué)術(shù)界廣泛的關(guān)注。其中工業(yè)界的代表案例有臺積電提出的7nmSRAM-CIM[61]和IBM提出的基于相變存....

圖2-1新型存儲器金字塔架構(gòu)

電子科技大學(xué)博士學(xué)位論文6第二章存內(nèi)計算電路設(shè)計基礎(chǔ)本章節(jié)主要介紹了存內(nèi)計算電路所涉及到的基本理論，工作原理和指標，主要包括：1.存儲器電路的新型金字塔架構(gòu)，2.一般存儲器電路的兩種基本操作：存儲和讀寫操作。3.目前深度神經(jīng)網(wǎng)絡(luò)的基本操作和傳統(tǒng)馮諾依曼架構(gòu)的主要瓶頸。4.存內(nèi)計算....

圖2-26TSRAM單元的基本電路圖

第二章存內(nèi)計算電路設(shè)計基礎(chǔ)9工業(yè)級和消費者級電子產(chǎn)品中都十分常見。NOR-type的FlashMemory（NOR-Flash）對PVT的變化相較不敏感，因而主要應(yīng)用在微控制單元（MicroControlUnit，MCU）設(shè)計中。特別地在車載系統(tǒng)的應(yīng)用中，微控制單元需要在高溫下仍....

本文編號：3981341