發(fā)布時間：2018-10-20 14:36

【摘要】：隨著科技發(fā)展,視頻應用不斷地得到普及,改變著我們的生活、交流和工作方式。而未經(jīng)壓縮處理的視頻數(shù)據(jù)量往往很大,不便于存儲和傳輸,因此需要進行視頻壓縮編碼來減少冗余信息。而H.264是常用的視頻壓縮標準之一,它具有壓縮率高,信噪比高等優(yōu)點,尤其適合低碼率視頻應用場合。H.264視頻解碼有多種實現(xiàn)方案,常見的有基于通用處理器、基于ASIC、基于DSP和基于GPU等。本文則基于FPGA采用SOPC的方式實現(xiàn)H.264視頻解碼。SOPC具有軟硬件均可編程的特點,設(shè)計靈活度高,非常適合用于SOC系統(tǒng)的原型設(shè)計。本文先對H.264視頻編解碼技術(shù)和基于FPGA的SOPC開發(fā)技術(shù)進行介紹。然后以在Xilinx FPGA上實現(xiàn)H.264低碼率視頻解碼為目標,分析了基于軟件解碼和基于硬件解碼的兩種SOPC系統(tǒng)設(shè)計方案。其中,基于軟件解碼的SOPC系統(tǒng)是由Power PC處理器執(zhí)行軟件解碼程序來完成H.264解碼功能;而基于硬件解碼的SOPC系統(tǒng)是由特定的硬件電路模塊來完成H.264解碼功能。在基于軟件解碼的SOPC系統(tǒng)設(shè)計中,深入研究了Xilinx的Power PC440、Crossbar、MPMC和tft controller等IP核,并在XPS開發(fā)環(huán)境下,利用這些IP核搭建了一個能運行操作系統(tǒng)和支持視頻輸出顯示的嵌入式系統(tǒng)硬件平臺。通過在基于Power PC的嵌入式系統(tǒng)硬件平臺上移植Linux操作系統(tǒng),并在Linux上運行開源軟件解碼程序MPlayer,用軟件方式實現(xiàn)了H.264視頻解碼和輸出顯示。在基于硬件解碼的SOPC系統(tǒng)設(shè)計中,通過集成第三方H.264硬件解碼IP核,用硬件方式實現(xiàn)基本檔次(Baseline Profile)的H.264視頻解碼,軟件部分完成視頻輸出顯示。本文基于Modelsim對第三方IP核的功能進行仿真驗證,然后詳細討論了在XPS中集成自定義IP核的過程,包括實現(xiàn)PLB接口,建立IP核目錄和利用Chip Scope進行調(diào)試等方面。經(jīng)實驗測試,利用第三方硬件解碼IP核,能完成基本檔次的QCIF大小的H.264視頻實時解碼。此外,本文給出了一種軟硬件相結(jié)合的H.264解碼器的硬件架構(gòu),并用Verilog語言完成了其中的CAVLC熵解碼子模塊的設(shè)計,在Modelsim上進行仿真驗證,仿真結(jié)果表明模塊功能正確。
[Abstract]:With the development of science and technology, video applications are becoming more and more popular, changing the way we live, communicate and work. However, the amount of uncompressed video data is often very large, which is not convenient for storage and transmission, so video compression coding is needed to reduce redundant information. H.264 is one of the commonly used video compression standards. It has the advantages of high compression rate and high signal-to-noise ratio, especially for low bit-rate video applications. Based on ASIC, based on DSP and based on GPU. In this paper, H.264 video decoding is realized by SOPC based on FPGA. SOPC has the characteristics of programmable software and hardware, and high design flexibility, so it is very suitable for the prototype design of SOC system. This paper first introduces H.264 video coding and decoding technology and SOPC development technology based on FPGA. Then, aiming at the realization of H.264 low bit-rate video decoding on Xilinx FPGA, two kinds of SOPC system design schemes based on software decoding and hardware decoding are analyzed. In the SOPC system based on software decoding, the software decoding program is executed by the Power PC processor, while the SOPC system based on the hardware decoding is completed by the specific hardware circuit module. In the design of SOPC system based on software decoding, the IP cores such as Power PC440,Crossbar,MPMC and tft controller of Xilinx are deeply studied, and in the XPS development environment, Using these IP cores, an embedded system hardware platform which can run the operating system and support video output display is built. By transplanting the Linux operating system on the embedded system hardware platform based on Power PC, and running the open source software decoding program MPlayer, on the Linux, the H.264 video decoding and output display are realized by software. In the design of SOPC system based on hardware decoding, the H.264 video decoding of basic grade (Baseline Profile) is realized by integrating the third party H.264 hardware decoding IP core, and the software part completes the video output display. This paper simulates the functions of third-party IP cores based on Modelsim, and then discusses the process of integrating custom IP cores in XPS in detail, including the realization of PLB interface, the establishment of IP core directory and the debugging of IP cores by Chip Scope. The experiment results show that the IP core can be decoded by the third party hardware, and the H.264 video can be decoded in real time with the basic QCIF size. In addition, this paper presents a hardware architecture of H.264 decoder combined with hardware and software. The design of CAVLC entropy decoding sub-module is completed with Verilog language. The simulation results on Modelsim show that the module functions correctly.
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TN919.81

【相似文獻】

相關(guān)期刊論文 前10條

1 陶永耀;趙新中;;專用視頻解碼設(shè)備架構(gòu)研究[J];中國科技信息;2013年15期

2 丁嘉;;視頻解碼數(shù)據(jù)存儲控制算法的改進研究[J];科技創(chuàng)新導報;2008年35期

3 阮建國;李陸軍;;基于數(shù)據(jù)流的視頻解碼微控制器設(shè)計[J];計算機工程;2010年12期

4 ;最新高清視頻解碼板面市[J];實用影音技術(shù);2007年05期

5 ;可配置處理器承擔全部視頻解碼任務[J];電子設(shè)計技術(shù);2007年02期

6 何能強;張學聃;杜軍;任勇;;基于視頻解碼依賴性的低延時無線視頻廣播糾刪編碼[J];北京郵電大學學報;2012年04期

7 宋立鋒;;消除視頻解碼重建圖像拖影的研究[J];赤峰學院學報(自然科學版);2009年07期

8 zhiyun;;學硬件 贏大獎——中恒DEC-PMP303硬盤式MP4功能賞析[J];大眾硬件;2006年06期

9 盧永明;MPEG－2：MPaML視頻解碼的硬件實現(xiàn)──IBM　MPEG－2視頻解碼芯片簡介[J];電視技術(shù);1996年02期

10 王旭智;馬艷茹;楊勝齊;李思;;基于ADV7183B的視頻解碼系統(tǒng)的設(shè)計[J];電子技術(shù)應用;2009年12期

相關(guān)會議論文 前4條

1 干宗良;朱秀昌;王凱;莫啟敏;諸雯;;基于ADDSP-BF533的H．264視頻解碼的實現(xiàn)和優(yōu)化[A];第十三屆全國圖象圖形學學術(shù)會議論文集[C];2006年

2 李閃閃;王洪玉;;H.264視頻解碼過濾器的設(shè)計與實現(xiàn)[A];2010年通信理論與信號處理學術(shù)年會論文集[C];2010年

3 王小玲;張悠慧;汪東升;;視頻解碼過程中運動補償?shù)能浻布�混合設(shè)計實現(xiàn)[A];第一屆建立和諧人機環(huán)境聯(lián)合學術(shù)會議（HHME2005）論文集[C];2005年

4 張鳳妍;龐一;孫立峰;楊士強;;多視點視頻解碼并行處理的設(shè)計方案[A];第四屆和諧人機環(huán)境聯(lián)合學術(shù)會議論文集[C];2008年

相關(guān)重要報紙文章 前8條

1 ;SAA7117/7117AH/7117AHB/7118/7118H數(shù)字視頻解碼集成電路應用解析與維修（上）[N];電子報;2007年

2 陜西 周彥芳;SAA7117/7117AH/7117AHB/7118/7118H數(shù)字視頻解碼集成電路應用解析與維修（下）[N];電子報;2007年

3 成都 建輝;74HCU04A在碟機中的應用[N];電子報;2005年

4 廣東 高文;步步高DL-387型移動DVD機原理分析（下）[N];電子報;2007年

5 本報記者　 雷中輝;IPTV標準送審[N];21世紀經(jīng)濟報道;2006年

6 冷文生;我研發(fā)全球首款高性能高集成芯片[N];中國技術(shù)市場報;2010年

7 北京 馬子健;先鋒藍光高清影碟機BDP-LX70的結(jié)構(gòu)和性能[N];電子報;2007年

8 趙友忠;海信高清膠片彩電典型電路原理分析與故障速查[N];電子報;2006年

相關(guān)博士學位論文 前6條

1 沈沙;H.264/HEVC視頻解碼的VLSI結(jié)構(gòu)及實現(xiàn)研究[D];復旦大學;2013年

2 李炳博;視頻解碼系統(tǒng)結(jié)構(gòu)以及錯誤掩蓋算法研究與實現(xiàn)[D];浙江大學;2008年

3 彭聰;多模數(shù)字視頻解碼SOC芯片設(shè)計及研究[D];中國科學院研究生院（計算技術(shù)研究所）;2006年

4 馬德;基于細粒度加速單元靈活可配H.264視頻解碼子系統(tǒng)研究[D];浙江大學;2013年

5 國狄非;數(shù)字高清晰度電視與多媒體相關(guān)技術(shù)研究[D];天津大學;2003年

6 楊建;面向音視頻解碼的SoC平臺設(shè)計[D];浙江大學;2006年

相關(guān)碩士學位論文 前10條

1 彭國杰;面向視頻解碼應用的SOPC系統(tǒng)研究[D];電子科技大學;2014年

2 龔惠民;視頻解碼系統(tǒng)設(shè)計[D];浙江大學;2002年

3 夏柯柯;嵌入式數(shù)字視頻解碼系統(tǒng)設(shè)計與實現(xiàn)[D];南京理工大學;2006年

4 姚棟;面向特定功能的通用性結(jié)構(gòu)研究及在視頻解碼芯片設(shè)計中的實踐[D];浙江大學;2005年

5 熊一舟;面向視頻解碼應用的可重構(gòu)架構(gòu)的模板設(shè)計與建模[D];上海交通大學;2012年

6 劉旭鳳;基于4K2K電視構(gòu)架的視頻解碼顯示研究[D];山東大學;2013年

7 陳陽;基于SOPC的MPEG4視頻解碼器的優(yōu)化設(shè)計[D];吉林大學;2010年

8 韓志達;移動終端視頻解碼應用開發(fā)[D];北京郵電大學;2007年

9 劉佳慶;基于FPGA的視頻解碼系統(tǒng)的設(shè)計與研究[D];哈爾濱理工大學;2013年

10 吳永勝;基于S3C2442視頻解碼研究與實現(xiàn)[D];天津大學;2008年

，

本文編號：2283459