發(fā)布時(shí)間：2025-05-27 02:10

　　 鎖相環(huán)結(jié)構(gòu)中相位和頻率緊密耦合,在電網(wǎng)處于干擾或短時(shí)故障工況下,同步頻率的波動(dòng)直接影響鎖相的性能�；�于假線性增強(qiáng)型鎖相環(huán)(pseudolinear enhanced phase-locked loop, PL-EPLL),提出了一種適時(shí)解除相位和頻率耦合的改進(jìn)算法。該算法能夠在設(shè)計(jì)鎖頻范圍內(nèi),增強(qiáng)頻率同步的穩(wěn)定性和抗干擾能力,提高鎖相的動(dòng)態(tài)性能。另外,針對(duì)PL-EPLL具有兩個(gè)相位鎖定狀態(tài)的特點(diǎn),在算法實(shí)施上采用一種同步相位初始值優(yōu)化設(shè)置,在初始相位差較大的情況下能夠有效提高鎖相算法的啟動(dòng)速度。最后,通過(guò)仿真和實(shí)驗(yàn)驗(yàn)證了改進(jìn)算法的有效性。

【文章頁(yè)數(shù)】：10 頁(yè)

【部分圖文】：

圖1 PL-EPLL結(jié)構(gòu)

假線性增強(qiáng)型鎖相環(huán)PL-EPLL的結(jié)構(gòu)框圖如圖1所示。圖1中，v為輸入波形信號(hào)，v"為v的基波同步波形，e為波形誤差；記輸入信號(hào)相位初始值為θ0，有v=Usinθ=Usin（ωt+θ0),U，ω，θ分別為輸入信號(hào)基波的幅值、頻率和相位；A，ω"，θ"分別為同步幅值、同步頻率和同步....

圖2 LTI-EPLL伯德圖

其中，式（5）為同相波形v"對(duì)輸入信號(hào)v的傳遞函數(shù)；式（6）為正交相波形v"q對(duì)v的傳遞函數(shù)，二者的伯德圖由圖2給出。圖2表明，LTI-EPLL能夠同時(shí)完成同相和正交相的波形跟蹤，且具有一定的濾波能力。參數(shù)k越小，系統(tǒng)帶寬就越小，濾波能力越強(qiáng)；同時(shí)系統(tǒng)也會(huì)因?yàn)樽枘岬臏p小導(dǎo)致更大的....

圖3 鎖相啟動(dòng)的相位差收斂路徑示意圖

首先對(duì)PL-EPLL相位環(huán)路的鑒相器輸出值ecosθ"/A展開(kāi)，有：式（7）的后兩項(xiàng)為高頻項(xiàng)。無(wú)論P(yáng)L-EPLL系統(tǒng)進(jìn)入哪一個(gè)鎖定狀態(tài)，高頻項(xiàng)總是收斂為0，對(duì)系統(tǒng)的收斂路徑?jīng)]有影響。因此，忽略兩項(xiàng)高頻項(xiàng)，有：

圖4 PL-EPLL啟動(dòng)過(guò)程仿真波形（θ"0=π/2)

總體而言，常規(guī)方案的平均響應(yīng)時(shí)間為22.29ms，優(yōu)化方案則為20.21ms，啟動(dòng)速度提升了大約10%。該結(jié)果表明，采用優(yōu)化設(shè)置方案的PL-EPLL能夠充分利用其具有兩個(gè)鎖定狀態(tài)的特點(diǎn)，選擇最短的收斂路徑，從而提高鎖相啟動(dòng)的響應(yīng)速度。圖5兩種設(shè)置方案的啟動(dòng)響應(yīng)性能對(duì)比

本文編號(hào)：4047339