發(fā)布時(shí)間：2025-01-01 00:43

　　隨著集成電路制造技術(shù)的進(jìn)步,集成電路設(shè)計(jì)也越來(lái)越強(qiáng)調(diào)設(shè)計(jì)的可重用性與設(shè)計(jì)的周期;各種功能模塊IP(Intellectual Property)的開(kāi)發(fā)使集成電路的設(shè)計(jì)過(guò)程不斷簡(jiǎn)化, SOC系統(tǒng)就是基于IP核設(shè)計(jì)的典范。針對(duì)系統(tǒng)芯片的驗(yàn)證不但要對(duì)各硬件模塊進(jìn)行模塊驗(yàn)證,還要通過(guò)嵌入式處理器運(yùn)行軟件進(jìn)行系統(tǒng)驗(yàn)證。隨著一些復(fù)雜的系統(tǒng)芯片的出現(xiàn),系統(tǒng)芯片的功能驗(yàn)證成為制約系統(tǒng)設(shè)計(jì)的主要因素。 本文研究面向系統(tǒng)芯片的驗(yàn)證技術(shù)和方法,包括基于SystemVerilog的驗(yàn)證技術(shù)、軟硬件協(xié)同驗(yàn)證技術(shù)。設(shè)計(jì)了一種新型DMA(Direct Memory Access)總線控制器,以此為基礎(chǔ)提出了一種適用于硬實(shí)時(shí)系統(tǒng)的SOC系統(tǒng)架構(gòu),改善了在SOC系統(tǒng)中因DMA控制器的引入而產(chǎn)生的系統(tǒng)異常響應(yīng)不能及時(shí)得到處理的問(wèn)題,使處理器更加快速響應(yīng)系統(tǒng)異常請(qǐng)求。在深入分析AMBA2.0總線的基礎(chǔ)上,驗(yàn)證本SOC系統(tǒng)中AHB總線模塊的功能。完成了本款SOC的系統(tǒng)驗(yàn)證與FPGA驗(yàn)證。提出了一套基于虛擬硬件原型的嵌入式實(shí)時(shí)操作系統(tǒng)設(shè)計(jì)方案,利用SOC系統(tǒng)虛擬硬件原型進(jìn)行軟硬件協(xié)同驗(yàn)證,基本滿(mǎn)足SOC軟硬件協(xié)同開(kāi)發(fā)的需要...

【文章頁(yè)數(shù)】：70 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究意義
    1.2 SOC 設(shè)計(jì)現(xiàn)狀
    1.3 SOC 系統(tǒng)的驗(yàn)證
    1.4 本章小結(jié)
第二章 SOC 驗(yàn)證技術(shù)分析
    2.1 動(dòng)態(tài)驗(yàn)證技術(shù)
    2.2 靜態(tài)驗(yàn)證技術(shù)
    2.3 SOC 驗(yàn)證層次
        2.3.1 IP 核驗(yàn)證
        2.3.2 系統(tǒng)級(jí)驗(yàn)證
    2.4 SystemVerilog 以及在驗(yàn)證中的應(yīng)用
        2.4.1 隨機(jī)約束
        2.4.2 斷言
        2.4.3 覆蓋率
    2.5 驗(yàn)證平臺(tái)搭建方法
    2.6 本章小結(jié)
第三章 軟硬件協(xié)同驗(yàn)證及其驗(yàn)證平臺(tái)
    3.1 軟硬件協(xié)同驗(yàn)證
    3.2 基于仿真的FPGA 驗(yàn)證平臺(tái)
    3.3 基于RTL 描述的協(xié)同驗(yàn)證平臺(tái)
    3.4 本章小結(jié)
第四章 SOC 系統(tǒng)架構(gòu)與總線設(shè)計(jì)
    4.1 SOC 系統(tǒng)架構(gòu)設(shè)計(jì)
        4.1.1 基于DMA 控制器的SOC 系統(tǒng)架構(gòu)
        4.1.2 基于雙AHB 從接口DMA 總線控制器的新型SOC 系統(tǒng)架構(gòu)的提出
        4.1.3 二種架構(gòu)性能對(duì)比
    4.2 DMA 總線控制器設(shè)計(jì)
        4.2.1 通道選擇實(shí)現(xiàn)
        4.2.2 通道優(yōu)先級(jí)控制實(shí)現(xiàn)
        4.2.3 DMA 總線控制模塊綜合結(jié)果
    4.3 AHB 總線整體實(shí)現(xiàn)方案.
        4.3.1 地址譯瑪部分
        4.3.2 AHB 總線模塊功能實(shí)現(xiàn)
        4.3.3 AHB 總線數(shù)據(jù)傳輸實(shí)現(xiàn)
        4.3.4 AHB 總線設(shè)計(jì)仿真結(jié)果
    4.4 本章小結(jié)
第五章 SOC 系統(tǒng)驗(yàn)證
    5.1 系統(tǒng)驗(yàn)證
        5.1.1 SOC Bootloader 代碼的設(shè)計(jì)
        5.1.2 中斷控制器系統(tǒng)驗(yàn)證
        5.1.3 UART 異步通信模塊
    5.2 SOC 系統(tǒng)FPGA 驗(yàn)證
        5.2.1 FPGA 驗(yàn)證環(huán)境以及驗(yàn)證流程.
        5.2.2 中斷控制器模塊
        5.2.3 UART 模塊
    5.3 軟硬件協(xié)同開(kāi)發(fā)中的實(shí)時(shí)操作系統(tǒng)設(shè)計(jì)
        5.3.1 軟硬件協(xié)同開(kāi)發(fā)
        5.3.2 設(shè)計(jì)目標(biāo)
        5.3.3 開(kāi)發(fā)環(huán)境
        5.3.4 系統(tǒng)設(shè)計(jì)層次
        5.3.5 系統(tǒng)啟動(dòng)過(guò)程
        5.3.6 實(shí)時(shí)操作系統(tǒng)內(nèi)核
        5.3.7 實(shí)時(shí)操作系統(tǒng)的啟動(dòng)
        5.3.8 設(shè)備驅(qū)動(dòng)程序
        5.3.9 協(xié)同驗(yàn)證過(guò)程
    5.4 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀博士/碩士學(xué)位期間取得的研究成果
致謝



本文編號(hào)：4021785