發(fā)布時(shí)間：2025-01-01 02:30

　　傳統(tǒng)的嵌入式系統(tǒng)存儲(chǔ)體系架構(gòu)主要面臨兩方面問(wèn)題:第一,作為內(nèi)存的DRAM存在能耗與擴(kuò)展性的缺陷;第二,基于SRAM的SPM被廣泛用于替代硬件控制的緩存,但SRAM存在面積大、泄露功耗高的缺陷。新型NVM因具備超低靜態(tài)功耗、較高的存儲(chǔ)密度等優(yōu)勢(shì),不僅能夠顯著降低引入大量DRAM內(nèi)存產(chǎn)生的靜態(tài)功耗,同時(shí)有望填補(bǔ)緩存、內(nèi)存與外存不斷擴(kuò)大的性能鴻溝。但NVM存在讀寫不對(duì)稱、MLC與SLC性能互補(bǔ)的問(wèn)題,并且程序極不均衡的訪問(wèn)模式將進(jìn)一步加劇上述問(wèn)題。為此,本文將深入探索嵌入式程序的讀寫訪問(wèn)特征,立足于基于DRAM/NVM混合內(nèi)存、SLC/MLC混合SPM的新型存儲(chǔ)架構(gòu),著力于異構(gòu)存儲(chǔ)介質(zhì)中數(shù)據(jù)如何分配的關(guān)鍵問(wèn)題,旨在充分利用NVM的性能優(yōu)勢(shì)的同時(shí)避免其缺陷,以滿足嵌入式系統(tǒng)在性能、能耗等方面的訴求。主要包括:1.嵌入式系統(tǒng)中基于DRAM/NVM混合內(nèi)存,本文提出了一種實(shí)時(shí)保證的數(shù)據(jù)分配策略。本文利用編譯器與條件分支概率對(duì)嵌入式程序進(jìn)行分析;然后,綜合考慮每個(gè)數(shù)據(jù)的寫特質(zhì),統(tǒng)一不同數(shù)據(jù)與異構(gòu)存儲(chǔ)介質(zhì)的布局,將寫頻繁的數(shù)據(jù)存放于寫開(kāi)銷低的DRAM,將讀頻繁的數(shù)據(jù)存放于密度高的NVM,保證嵌入式程序?qū)?..

【文章頁(yè)數(shù)】：70 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第1章 緒論
    1.1 研究背景
        1.1.1 嵌入式系統(tǒng)的存儲(chǔ)挑戰(zhàn)
        1.1.2 新型非易失性存儲(chǔ)器
        1.1.3 新型非易失性存儲(chǔ)器的SLC/MLC模式
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 基于非易失性內(nèi)存的數(shù)據(jù)分布優(yōu)化研究
        1.2.2 基于非易失性SPM的數(shù)據(jù)分布優(yōu)化研究
    1.3 研究目的與內(nèi)容
        1.3.1 研究目的
        1.3.2 研究?jī)?nèi)容
    1.4 論文主要貢獻(xiàn)
    1.5 論文組織結(jié)構(gòu)
第2章 相關(guān)技術(shù)
    2.1 條件分支概率
    2.2 數(shù)據(jù)分配
    2.3 硬件結(jié)構(gòu)
        2.3.1 NVM作內(nèi)存的結(jié)構(gòu)
        2.3.2 NVM作緩存的結(jié)構(gòu)
    2.4 本章小結(jié)
第3章 實(shí)時(shí)嵌入式系統(tǒng)中基于非易失性混合式內(nèi)存的軟件優(yōu)化
    3.1 模型介紹和問(wèn)題定義
        3.1.1 系統(tǒng)體系結(jié)構(gòu)模型
        3.1.2 基于概率的數(shù)據(jù)訪問(wèn)頻率信息
        3.1.3 能耗模型
        3.1.4 延遲模型
        3.1.5 問(wèn)題定義
    3.2 基于概率的數(shù)據(jù)訪問(wèn)頻率信息的實(shí)例分析
    3.3 基于概率的數(shù)據(jù)分配算法(PBDA)
    3.4 實(shí)驗(yàn)及分析
        3.4.1 實(shí)驗(yàn)配置
        3.4.2 實(shí)驗(yàn)結(jié)果與分析
    3.5 本章小結(jié)
第4章 基于可變便箋存儲(chǔ)器的數(shù)據(jù)分布優(yōu)化
    4.1 模型介紹和問(wèn)題定義
        4.1.1 系統(tǒng)體系結(jié)構(gòu)模型
        4.1.2 問(wèn)題定義
    4.2 基于基礎(chǔ)方案的實(shí)例分析
    4.3 嵌入式系統(tǒng)中基于可變便箋式存儲(chǔ)器的數(shù)據(jù)分配優(yōu)化(TTEC)
    4.4 能量感知數(shù)據(jù)分配算法(EADA)
        4.4.1 EADA的主要工作流程
        4.4.2 程序塊數(shù)據(jù)分配優(yōu)化算法(ORDA)
    4.5 實(shí)驗(yàn)及分析
        4.5.1 實(shí)驗(yàn)配置
        4.5.2 實(shí)驗(yàn)比較方案
        4.5.3 實(shí)驗(yàn)結(jié)果與分析
    4.6 本章小結(jié)
第5章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
參考文獻(xiàn)
致謝
攻讀碩士學(xué)位期間從事的科研工作及取得的成果



本文編號(hào)：4021916