發(fā)布時間：2024-12-31 21:46

　　 針對IEEE 802.11ac多輸入多輸出(MIMO)正交頻分復(fù)用(OFDM)系統(tǒng),設(shè)計一種支持8組128點(diǎn)數(shù)據(jù)并行處理的低功耗FFT/IFFT處理器,利用RAM實(shí)現(xiàn)對輸入和輸出數(shù)據(jù)的順序調(diào)整,使得處理器可以與MIMO-OFDM系統(tǒng)中其他模塊直接進(jìn)行數(shù)據(jù)通信。該處理器通過Verilog語言實(shí)現(xiàn),采用TSMC 65 nm工藝庫進(jìn)行邏輯綜合,結(jié)果表明其在0.9 V,125℃的工藝庫最差工作條件下可達(dá)到100 MHz工作頻率,與利用寄存器延時單元實(shí)現(xiàn)輸入和輸出數(shù)據(jù)順序調(diào)整的FFT/IFFT處理器相比,總的門數(shù)減少了32.98%,功耗降低了79.4%。

【文章頁數(shù)】：6 頁

【部分圖文】：

圖1數(shù)據(jù)輸入和輸出部分采用延時單元的FFT/IFFT處理器

圖2MＲMDC輸出數(shù)據(jù)排列方式

數(shù)據(jù)才可以直接被MIMO-OFDM系統(tǒng)中的后續(xù)模塊所處理。因此，需通過輸出數(shù)據(jù)順序調(diào)整模塊對MＲMDC結(jié)構(gòu)輸出數(shù)據(jù)進(jìn)行順序調(diào)整。輸出數(shù)據(jù)順序調(diào)整模塊的結(jié)構(gòu)要比輸入數(shù)據(jù)順序調(diào)整模塊的結(jié)構(gòu)復(fù)雜得多，需要利用3組FIFO和Commutator單元進(jìn)行數(shù)據(jù)延時和數(shù)據(jù)調(diào)換處理。FIFO結(jié)構(gòu)....

圖3低功耗FFT/IFFT處理器結(jié)構(gòu)

第42卷第7期施隆照，郭冀閩:MIMO-OFDM系統(tǒng)中低功耗FFT/IFFT處理器設(shè)計圖3低功耗FFT/IFFT處理器結(jié)構(gòu)利用對輸出ＲAM讀寫地址的改變實(shí)現(xiàn)輸出數(shù)據(jù)順序調(diào)整的方法，如圖4所示。TSMC65nm工藝庫提供了2種雙端口ＲAM類型，一種是雙端口SＲAM，另一種是雙端口Ｒ....

圖4輸出部分ＲAM的數(shù)據(jù)讀寫方式

第42卷第7期施隆照，郭冀閩:MIMO-OFDM系統(tǒng)中低功耗FFT/IFFT處理器設(shè)計圖3低功耗FFT/IFFT處理器結(jié)構(gòu)利用對輸出ＲAM讀寫地址的改變實(shí)現(xiàn)輸出數(shù)據(jù)順序調(diào)整的方法，如圖4所示。TSMC65nm工藝庫提供了2種雙端口ＲAM類型，一種是雙端口SＲAM，另一種是雙端口Ｒ....

本文編號：4021582